# CIRCUIT FOR AND METHOD OF CONTROLLING SUBROUTINE

Patent number:

JP57143642

**Publication date:** 

1982-09-04

Inventor:

DONGUSANGU ROBAATO KIMU

**Applicant:** 

**BURROUGHS CORP** 

Classification:

- international:

G06F9/42; G06F9/40; (IPC1-7): G06F9/42; G06F9/46

- european:

G06F9/42

Application number: JP19820006720 19820118 Priority number(s): US19810231553 19810204 Also published as:

| E P0057312 (A2) US 4459659 (A1) E P0057312 (A3)

E P0057312 (B1)

Report a data error here

Abstract not available for JP57143642 Abstract of correspondent: US4459659

Subroutine control apparatus for providing shared subroutine control for a plurality of executing tasks. Multiple levels of subroutine entry are provided for each task by employing a plurality of selectably accessible stacks, one for each task, along with corresponding pointer registers. These provide storage for a plurality of return addresses as required for each task during task performance. In addition, an updatable significantly faster access register is provided for each task for storing its most recent return address so as to permit return addresses to be rapidly made available when an executing task reaches the end of a subroutine.

Data supplied from the esp@cenet database - Worldwide

# PATENT ABSTRACT OF JAPAN

(11)Publication number: 57-143642

(43)Date of publication of application: 04.09.1982

(21)Application number: 57-006720

(71)Applicant: Burroughs Corporation (Detroit, MI)

(22)Date of filing: 18.01.1982

(72)Inventor: Kim; Dongsung R. (Laguna Hills, CA)

(54)Subroutine control apparatus and subroutine control method

(57) Subroutine control apparatus for providing shared subroutine control for a plurality of executing tasks. Multiple levels of subroutine entry are provided for each task by employing a plurality of selectably accessible stacks, one for each task, along with corresponding pointer registers. These provide storage for a plurality of return addresses as required for each task during task performance. In addition, an updatable significantly faster access register is provided for each task for storing its most recent return address so as to permit return addresses to be rapidly made available when an executing task reaches the end of a subroutine.

# (19) 日本国特許庁 (JP)

① 特許出願公開

# ⑩公開特許公報(A)

昭57—143642

50Int. Cl.3 G 06 F 9/42 9/46 識別記号

庁内整理番号 6745-5B 6745-5B

43公開 昭和57年(1982)9月4日

発明の数 審査請求 未請求

(全 14 頁)

図サブルーチン制御回路およびサブルーチン制 御方法

@特

昭57-6720

22出

願 昭57(1982)1月18日 優先権主張 321981年2月4日33米国(US)

**30231553** 

伽発 明 者 ドングサング・ロバート・キム

・ アメリカ合衆国カリフオルニア 州ラグーナ・ヒルズ・グリソン □ - F24872

願 人 バロース・コーポレーション MH (T) アメリカ合衆国ミシガン州デト ロイト・パロース・プレイス (番地なし)

⑩代 理 人 弁理士 深見久郎 外2名

### 1. 発明の名称

サプルーチン制御回路およびサブルーチン制御 方法

# 2. 特許請求の範囲

1以上のサブルーチンを用いてデータ 処理動作を実行するためにデータ処理システムに 用いるサブルーチン制御回路であって、

複数のサブルーチンリターンアドレスを配位す るための第1のリターンアドレスストレージ手段

最新のリターンアドレスを配位するための第2 のリターンアドレスストレージ手段とを備え、前 記第2のリターンアドレスストレージ手段は、前 記第1のリターンアドレスストレージ手段よりも 意味のある程度に速いアクセスを提供し、

前記システムによって与えられたサブルーチン エントリ指示に応答して、指示されたサブルーチ ンに対するリターンアドレスを決定し、かつ、こ のリターンアドレスを前配第1および第2のリタ

ーンアドレスストレージ手段の両方に記憶する第 1の制御手段と、

前記システムによって与えられたサブルーチン リターン指示に応答して、前記第2のリターンア ドレスストレージ手段に含まれた最新のリターン アドレスがアクセスされるようにし、かつ、前記 システムに転送されるようにする第2の制御手段

前記サプルーチンリターン指示に応答して、前 記載折のリターンアドレスが前記システムに転送 された後に、次の最新のリターンアドレスが自動 的に前記第1のリターンアドレスストレージ手段 からアクセスされ、かつ前記第2のリターンアド レスストレージ手段に記憶されるようにする第3 の制御手段とを備える、サブルーチン制御回路。

前記第1のリターンアドレスストレー **ジ手段が、複数のリターンアドレスを記憶するた** めのスタックを備え、

スタック中に記憶されたリターンアドレスの書 号を指示するスタックレベルポインタを記憶する

- 2 -

ためのスタックレベルポインタレジスタが設けられ、

前記第2のリターンアドレスストレージ手段が 高速アクセスレジスタを含み、

前記第1の財御手段が、前記スタックレベルポインタによって指示された前記スタック中におけるあるレベルにリターンアドレスを記憶するために動作し、

前記第1および第2の制御手段が、スタックレベルポインタを正確に更新された状態に維持するために動作し、および、

前記第3の制御手段が、前記スタックレベルポインタによって指示されたレベルにおける前記スタックからの次の最新のリターンアドレスをアクセスする、特許請求の範囲第1項記載のサブルーチン制御回路。

(3) 前記システムが複数のタスクを実行し、 各タスクは1以上のサブルーチンを含んでいて もよく、

それぞれの第1および第2のリターンアドレス

求の範囲第1項、第2項または第3項記載のサブルーチン制御回路。

(5) 前記第1のリターンアドレスストレージ手段が空である時を決定する手段を備える、特許請求の範囲第4項記載のサブルーチン制御回路。

(6) 同時の動作を提供するために、前記第 1、第2および第3の制御手段と協働する手段を 含む、特許請求の範囲第1項または第2項記載の サブルーチン制御回路。

(7) データ処理システムに用いるサブルーチン制御回路であって、複数のタスクを実行し、タスクは1以上のサブルーチンを含んでいてもよく、

各々のタスクの実行中に、各々のタスクに対す るリターンアドレスを記憶するための、各タスク ごとの第1のリターンアドレスストレージ手段と、

各々のタスクの最新のリターンアドレスを配信 するための、各タスクごとの第2のリターンアド レスストレージ手段とを備え、前配第2のリター ストレージ手段が各タスクごとに設けられており、 前記エントリおよびリターン指示が、該当する タスクの識別により完成され、

的記額1の制御手段が、各決定されたリターンアドレスを、厳別されたタスクのそれぞれの第1および第2のリターンアドレスストレージ手段に配性し、

的記算2の制御手段が、前記システムへの転送のために、難別されたタスクの第2のリターンアドレスストレージ手段から最新のリターンアドレスをアクセスし、および、

前記第3の制御手段によって、次の最新のアドレスが、識別されたタスクの第2のリターンアドレスストレージ手段に記憶するため識別されたタスクの第1のリターンアドレスストレージ手段からアクセスされる、特許請求の範囲第1項または第2項記載のサブルーチン制御回路。

(4) 第1のリターンアドレスストレージ手 段がもはやリターンアドレスを配憶することがで きない時を決定するための手段を備える、特許額

- 4 -

ンアドレスストレージ手段は、前記第 1 のリターンアドレス手段よりも意味のある程度に速いアクセスを提供し、

タスクがサブルーチンの初めに避するときに前記システムによって供給されたタスク識別指示およびサブルーチンエントリに応答して、指示されたサブルーチンに対するリターンアドレスを決定し、かつ、このリターンアドレスをタスクのそれぞれの第1および第2のリターンアドレスレジスタの両方に記憶する第1の制御手段と、

タスクがサブルーチンの終りに遊するときに前記システムによって供給されたタスク酸別指示およびサブルーチンエントリに応答して、酸別されたタスクのそれぞれの第2のリターンアドレスストレージ手段に配償された最新のリターンアドレスがアクセスされかつ前記システムに転送されるようにする第2の制御手段と、

前記サブルーチンリターン指示に応答して、次の最新のリターンアドレスが、識別されたタスクのそれぞれの第1のリターンアドレスストレージ

手段からアクセスされ、かつ、識別されたタスクのそれぞれの第2のリターンアドレスストレージ 手段に記憶されるようにする第3の制御手段とを 備える、サブルーチン制御回路。

(8) 各タスクの第1のリターンアドレスストレージ手段が、複数のリターンアドレスを記憶するためのスタックを含み、

各タスクごとに、それぞれのスタック中に記憶されたリターンアドレスの番号を指示するスタックレベルポインタを記憶するスタックレベルポインタレジスタが設けられており、

各タスクの第2のリターンアドレスストレージ 手段が高速アクセスレジスタを含み、

前記第1の制御手段が、リターンアドレスを、 それぞれのスタックレベルポインタによって指示 されたあるレベルでスタックに記憶するために動 作し、

前記第1および第2の制御手段が、スタックレベルポインタを正確に更新された状態に維持するために前記エントリおよびリターン指示に応答し

**-** 7 -

データ処理システムにおけるサブルーチン制御方法であって、タスクは1以上のサブルーチンを含んでいてもよく、

実行中のタスクがサアルーチンの初めに達する ときにタスク戦別指示およびサアルーチンエント リを提供し、

実行中のタスクがサブルーチンの終りに達する ときタスク 敵別指示およびサブルーチンリターン を提供し、

サプルーチンエントリ指示に応答してリターン アドレスを決定し、かつ、このリターンアドレス を識別されたタスクに対応する第1のリターンア ドレスストレージ手段に記憶し、

各タスクごとに最新の計算されたリターンアドレスを、 識別されたタスクに対応する第2のリターンアドレスストレージ手段に配億し、前記第2のリターンアドレスストレージ手段は、前記第1のリターンアドレスストレージ手段よりも意味のある程度に違いアクセスを提供し、および、

サプルーチンリターン指示に応答して、識別さ

て動作し、および、

的記算3の割御手段が、それぞれのスタックレベルポインタによって指示されたレベルでスタックからの次の最新のリターンアドレスをアクセスする、特許請求の範囲第7項記載のサブルーチン制御品際。

(9) 前記サブルーチン制御手段が、前記システムにより与えられたタスク酸別指示にアドレスを、前記第1の制御手段によってリターンクの適当ないないに記憶するのに使用するためにフクの強力されたタスクに対するそれでれのスタックの機力はインタをもれているのとないがある。 頃記載のサブルーチン制御目路。

(10) 同時の動作を提供するために、前記 第1、第2および第3の制御手段と協働する手段 を含む、特許顕求の範囲第7項、第8項または第 9項記載のサブルーチン制細囲路。

れたタスクの第2のリターンアドレスストレージ 手段中に記憶された最新のリターンアドレスを前 記システムに転送するためにアクセスし、かつ、 その後、職別されたタスクの第1のストレージ手 段からの次の最新のリターンアドレスで置換える、 サブルーチン制都方法。

#### 3. 発明の詳細な説明

共に譲渡されたアメリカ合衆国特許出願である、 1980年5月6日に出願されたアメリカ合衆国特許出願連続番号第147,149号で、発明者がD.R.KimおよびJ.H.McClintockである「マイクロ命令タスキングを使用するパイプラインされマイクロプログラムされたディジタルデータプロセッサ(Pipelined Mioroprogrammed Digital Data Processor Employing

Microinstruction Tasking)」、および、1980年5月8日に出願されたアメリカ合衆国特許出願選続番号第147。251号で、発明者がD.R.KimおよびJ.H.Mc Clintook である「マイクロ命令レベルでのタスキングを使用

- 9 -

するマイクロプログラムされたディジタルデータ 処理システム (Microprogrammed Digital D ata Processing System Employing T asking at a Microinstruction Level) J には、この出版に関係する内容が含まれている。

本額出級人の同時に出版され、共に路接された出版である1981年2月4日に出版されたアメリカ合衆国特許出版連続番号第231、554号(本版と同日付で出版した特許出版に対応)の「多相サプルーチン制御回路(Multi-Phase Subroutine Control Circuitry)」もまたこの出版に関係する。

この発明は、一般的に、ディジタルデータ処理システムにおけるデータ処理動作を実行するための改善された手段と方法に関し、特に、マルチプログラミングおよびマルチプロセッシング環境におけるサブルーチン動作の制御のための改善された手段と方法に関する。

前述した特許出額には、マイクロプログラムされたデータ処理システムの実施例が開示されてお

- 1 1 -

この発明の好ましい実施例においては、複数の選 択的にアクセス可能なスタックを、各タスクごと に1つずつ、対応するポインタレジスタと一緒に 使用することにより、特に有利なサブルーチン制 御館力が与えられている。また、リターンアドレ スポめ要なときに即座に利用できるようにするた めに、各タスクの最新のリターンアドレスを記憶 するための比較的高速のアクセスレジスタが設け られている。動作は、サブルーチンエントリの多 数のレベルが各タスクごとに調節されるのを可能 にし、一方また、多くのタスクが問一のサブルー チンを共有するのを可能にするような方法で行な われる。さらに、サブルーチン制御動作は、マル チプログラミングおよびマルチプロセッシング 唯 境において、複数の同時に実行しているタスクに 対して多相サブルーチン制御を提供できるように するために行なわれる。

この発明の特有の性質は、他の目的、特徴、利点および用途はもちろんのこと、報付図面とともに以下の発明の詳細な説明から明らかとなろう。

り、それは、マイクロ命令レベルでのタスクのマイクロプログラミングおよびマイクロプロセッシングの両方を利用するような方法でタスクを実行する。この出願の1つの目的は、この種のシステムにおけるサブルーチン動作を制御するための改善された手段と方法を提供することである。

この発明のより一般的な目的は、データ処理システムにおける改善されたサブルーチン例仰手段および方法を提供することである。

この発明の付加的な目的は、サブルーチンエントリの多くのレベルを調節することができ、かつ、 多数の命令および/またはタスクの中でサブルー チンを共用する、データ処理システムにおける多 相サブルーチン制御回路を提供することである。

特定の好ましい実施例においては、この発明は、 前述した特許出願中に開示されたタイプのデータ 処理システムに組合せて用いるようにされており、 そこでは、マイクロ命令レベルでのマルチプログ ラミングおよびマルチプロセッシングを提供する ような方法で複数のタスクが同時に実行される。

-12-

図面の記号中間一番号および間一文字は間一要書を扱わす。

この記載の目的のために、この発明のサブルーチン制御団路の好ましい実施例が、前述した特許出験中に開示されているタイプのデータ処理システムに特別に組合せて用いるようにされている。しかしながら、この発明によって提供されるサブルーチン制御能力はまた、他のタイプのシステムにおける使用のために実施され場るということを理解すべきである。

ここに紹介するサプルーチン制御回路の好ましい実施例の詳報な説明をよりよく理解するために、 前述した特許出願中に開示されたシステムの適当 な部分の簡単な説明をまず初めに行なう。これら の特許出願の完全な関示はここに組入れられてい るものとして考えるべきである。

前述した特許出版中に関示されたデータ処理システムの好ましい実施例においては、高レベル入力命令が、実行されるべき複数のタスクとして観察される。各タスクは、1以上のタスクマイクロ

-13-

特開昭57-143642(5)

命令に分割される。各タスクマイクロ命令の実行 は、3ステージ(リード、計算およびライト)に よって行なわれ、各ステージは1つのクロックを 必要とする。マルチプログラミングは、名タスク マイクロ台令が風するタスクにかかわらずに混合 した仕方でタスクマイクロ命令を実行することに より選成される。マルチ処理は、お互いに120° 位相を異にして動作し間一の物理的なハードウェ アを共有する3つの独立したプロセッサとして事 実上動作するような方法でパイプラインされた3 ステージのアーキデクチャを使用することにより 達成される。各クロック剝閬中、各プロセッサは、 異なったタスクマイクロ命令に対応するリード。 計算およびライトステージのうちの異なったもの を実行する。接着すれば、各クロック期間中、リ ード動作は第1のタスクマイクロ命令に対して実 行されることが可能であり、計算動作は第2のタ スクマイクロ命令に対して実行されることが可能 であり、ライト動作は第3のタスクマイクロ命令 に対して実行されることが可能である。

- 15 -

ることとを含む。

この次に続く計算ステージにおいては、選択されたマイクロ命令が実行される間に計算動作は実行される。また、(リードステージの間の条件選択データ銃出しによって決定された)選択された条件は、次のマイクロ命令データを作るのに使用される。

次に続くライトステージにおいては、これはダスクマイクロ命令の実行における最後のステージであるが、ライト動作は、マイクロ命令動作の結果がストレージに告込まれる間に実行される。また、計算ステージの間に作られた次のマイクロ命令データは、次のマイクロ命令を選択するのに使用される。

第2図は、前述した特許出版において開示されたシステムが、どのように、マルチプログラミングとマルチプロセッシングの両方を利用する方法でタスクマイクロ命令を実行するかを示す例である。第2図におけるこの例は、次の3つの計算の同時動作を示す。(A+B)+(C+D)=H.

-17-

第1 図および第2 図は、前述した特許出版において開示されたシステムの助作例を示す。第1 図は基本的に、3つの120°位相を異にしたプロセッサがどのように3つのタスクマイクロ命令Tx の の 第1 図における文字R 、C およびW は、それで 1 、各タスクマイクロ命令の実行中に 実行された 3つの連続的なリード, ライトおよび計算ステージを指す。前述した出版のシステムにおけるタスクマイクロ命令の典型的な3ステージ動作は以下のとおりである。

第1のステージの関、リード動作は、特定の選択されたタスクマイクロ命令の実行を準備の動ためになる。これは、マイクロ命令実行の関いたのでは、ないのマイクロ命令を選択データを決けるのに用いる制御の見を抽出するためのマイクロ命令の選出なフィールドをデコードを

- 16-

(A+B)-E-I. (C+D)-E-J。T<sub>A</sub>からT<sub>J</sub> までの10個のタスクは次のように特徴づけられる。

	<u>\$ 7 2</u>	オペレータ
Ti 🛦	- T A B 1 W T A B 2	VALC A
T. a	- T 6 8 1 W T 6 8 2	VALC B
Τc	= T c B $_{24}$ W T c B $_{2}$	VALC C
Tه۲	- To ■ , w To ■ 2	VALC D
TE	- TE B , W TE B z	VAI.C E
Tμ	- TF @	A D D ( A + B )
		≖ F
Tq	- Ta B	A D D ( C + D )
		- G
TH.	- T <sub>H</sub> ■	SUBTRACT
		F ~ G - H
T1	- T <sub>1</sub> •	SUBTRACT
		F - E - I
TJ	=. T₃ ■	SUBTRACT
		G - E - J

・前記例に対しては、"オペランドフェッチ"タ

特開昭57-143642(6)

スクT A ー TE の各々は、少なくとも3クロック特ち時間(上記において"W"によって示されている)をその間にもつ2つのタスクマイクロ命令を必要とすることを仮定している。"ADD"および"SUBTRACT"タスクTA ー TJ の各々は、1クロック期間(上記および第2図において下付文字を有さない" B"によって示されている)のみを必要とすることもまた仮定している。また第2図において、タスクマイクロ命令が示されているのがわかる。

前述した出版中に開示されたデータ処理システムの好ましい実施例の上記の簡単な説明から、計算動作の間に、特定のタスクマイクロ命令が実行されかつ次のマイクロ命令データもまた作られるということが思い起されるであるう。この発明の好ましい実施例は、このタスクに対して更行されるペき次のタスクマイクロ命令であるということをいるの次のタスクマイクロ命令データが指示してい

- 19 -

各スタックにおける最近のリターンアドレスが、 対応する高速アクセスレジスタ中に別々に記憶されるようにするために準備がなされ、そのため最 近のリターンアドレスは、サブルーチンリターン が要求されるとき、次のマイクロ命令アドレスと

第3図は、前述した特許出風のシステム中に応用されたマルチレベルサブルーチン制御回路の好ましい実施例を示す。この実施例を詳細に説明する前に、詳細な説明がより容易に理解されるようにするため、まず初めに、全体の動作の機能上の説明をする。

- 20 -

して使用するため迅速にシステム体給され得えテーツは、タスク実行の計算ステーツは、タスク実行の供給する。サブルーチンリターンは、タスク実行の供給する。との間にシステムがリターンは思い、タストレスがあって、カーションによって、カーションによって、カーションによって、カーションによって、カーションにはいる。とのでは、カーションにはいる。とのでは、カーションにはいる。とのでは、カーションにはいる。とのでは、カーションにはいる。

- 2 1 -

特開昭57-143642(ア)

て動作する。特に、第3図に示したこの好ましいサプルーチン制御回路は、お互いに120°位相を異にして動作する3つの別々のサプルーチン制御回路を事実上提供するような方法で構成かつ配置されており、各回路は異なったタスクに対するサプルーチン制御を提供する。

次に 第 4 図 および 第 5 図 の 例 を 多 照 す る。 第 4 図 は、 た と えば 4 つ の サ ブ ル ー チ ンコール S U B ー 1 . S U B ー 2 . S U B ー 3 および S U B ー 4 を 含む タ ス ク T を 示 す。 第 5 図 は、 タ ス ク の 実 行 中 の 特 定 の 時 間 t 。 ー t 。 に お け る タ ス ク T に 対 す る リ タ ー ン ア ド レ ス ス タ ッ ク 2 0 お よび 高 速 ア ク セ ス レ ジ ス タ 2 2 の 内 容 を 示 す。

第 4 図に示すように、 タスクTは、 主要部および 4 つのサブルーチンコール S U B - 1 . S U B - 2 . S U B - 3 および S U B - 4 からなる。 タスクTの初めにおいては (時間 t 。)、 スタック2 O および高速アクセスリターンアドレスレジスタ 2 2 は空であり、 スタックポインタ P はレベルO を指示する。時間 t , においてS U B - 1 が見

-23-

されかつスタック20のレベル2および高速アク セスレジスタ22に置かれるようにする。これは、 第5図のし。において示されている。また、ポイ ンタPは、1だけインクリメントされレベル3を 指示する。SUB-3が時間し、において完了す ると(第4回)、対応するリターンアドレスRT N-3は、資速アクセスレジスタ22から即座に アクセスされかつスタック20からの次の最新の リターシアドレスRTN-2によってとって代わ られる。これは第5図の時間し、において示され ている。第5回のし、において、リターンが実行 されるので、ポインタPがレベル2を指示するた め 1 だけデクリメントされることもわかる。リタ ーンアドレスRTN-3 がいまだにレベル 2 に留 まっていることが理解できるであろう。しかし、 もしレベル2が他のリターンアドレスを受取れば RTN-3は書き直されるので、このことは全く 重要でない。したがって、明確のために、第5回 におけるし。に対してレベル2が空であることが 示されている。この約束は、第5図を過じて使用

出されると、SUB-1に対して対応するリターンアドレスRTN-1は計算されかつスタック20および高速アクセスレジスタ22中に記憶される(第5因)。スタックポインタPは、レベル1が次の利用できるスタック位置であることを示すためにレベル1を指示するため1だけインクリメントされる。

第4図に示すように、SUB-1の実行の間に時間に z においてSUB-2が見出さ、SUB-2の見出さいてSUB-2がようにように対して、シーンに対して、スペルコには、スペルのシーンとはいる。ストトー2はカーンとはないのである。

S U B - 2 の実行中、第3 のサブルーチンS U B - 3 は、時間し。において見出され、そしてそれは、第3 のリターンアドレスRTN-3 が計算

- 24 -

されている。

第4図に示すように、t。におけるSUB-3の完了後、SUB-2が検きかつt。で完了する。 高速アクセスレジスタ22中の対応するリターン アドレスRTN-2は、このようにアクセスされ、 次の最新のリターンアドレスRTN-1によって 置き換えられ、かつポインタPはレベル1を指示 するため1だけデクリメントされる。これは、第 5図のt。において示されている。

時間しょにおいて、SUB-4が見出され(第4回)、第5回におけるしょに対して示アドロはまたリターンスをはいない。 はいかっと 20中のレベル1に置かるよう 22中に置かる。 ではいる。 ではない 24 ではいる。 ではない 25 ではいる。 ではない 25 ではいる。 ではいる 25 ではいる 25 できる 25 できる 25 できる 25 できる 25 できる 25 できる。 ではいる 25 できる 25 できる

- 25 -

特開昭57-143642(8)

第5因のし、において示されている。一方、ポインタPはレベル1を指示するため1だけデクリメントされる。

第4図に示すように、その後、SUB-1が続き、それはし。において完了する。そのとき、RTN-1は高速アクセスレジスタ22からアクセスされ、かつ、処理はタスクTの主要部に戻る。したがって、第5図におけるし。に対して示したように、スタック20および高速アクセスレジスタ22はいまや空であり、かつポインタPはレベル0を指示している。

先に指摘したように、第3因に示した好ましい 実施例によって提供されたサブルーチン制御助作 は、お互いに120°位相を興にして助作する3 つの別々のサブルーチン制御回路を事実上提供す るような方法で実現されており、各回路は異なっ たタスクに対するサブルーチン制御を与えている。 したがって、第3因の好ましい実施例において、 第4因および第5因に関連して上述した実例とな るタスクTに対する助作は、3つまでの異なった

- 27 -

な動作は第6図に示されている。第6回は、第1 図と観略同様のタイプの図であるが、それに加えて、各タスクごとにサブルーチンエントリおよびサブルーチンリターンの特定の実例中に生じている対応するサブルーチン制御ステージS-1、S-2およびS-3を示している。

 これらのサブルーチン制御ステージS - 1 . S - 2 およびS - 3 は、それぞれ、前述した特許出版のシステムの計算。ライトおよびリード ステージに周期してそれぞれの動作を行なうこともまた注意すべきである。このシステムは第 1 図および第 2 図に関連して簡単に記載された。そのよう

- 28 -

T v B i および T z B i の計算ステージ ( C ) の 聞、ステージS-1、S-2およびS-3からな るサブルーチン動作は、対応する計算的作中シス テムによって供給されたサブルーチンエントリ債 号Eに応答して、各タスクごとに始められる。結 果として、各タスクごとの対応するリターンアド レスは、計算され、かつそれのそれぞれのスタッ ク20および高速アクセスレジスタ22中に記憶 される。そして、第4図および第5図に関して前 述したように、それぞれのスタックレベルポイン タPはインクリメントされる(たとえば時間t, を注目されたい)。その後、各サブルーチンの最 後のタスクマイクロ命令中(第6図においてタス クマイクロ命令 T x 8 n , T y 8 n および T z 8 n として示されている)、ステージS-1.S-2 およびS~3 からなるサブルーチン動作は、対 広する計算動作中システムによって与えられたサ プルーチンリターン信号Rに応答して再び始めら れ、それによって、それぞれの高速アクセスレジ スタ22中の対応するリターンアドレスが、それ

- 29 -

特開昭57-143642(8)

のそれぞれのタスクに対する次のマイクロ命令アドレスとしての使用のためシステムに送られ、一方また、対応するスタックレベルポインタアがデクリメントされ、かつ次の最新のリターンアドレス(もし与えられれば)が高速アクセスレジスタ2 中に記憶される(たとえば第4 図および第5 図における時間 t 。 を注目されたい)。

上記一般的かつ機能的な説明を考慮すれば、第 3 図に示した好ましいサブルーチン制御回路は、

- 3 1 -

ントリが指示されると、サプルーチン信号は、タスク番号T、(これはまたステージSー3にも加えられる。)、現アドレスPAI、配号化されたオフセット値FI、ポインタPI(これはTIに応答してステージSー3により与えられる。)により指示された次の利用可能なスタックレベルおよびサプルーチンエントリ信号EIを示す。

# <u>ステージS-1</u>

第3因に示したように、ステージS-1は、S-1レジスタ30.マルチプレクサ32およびロジック34を含む。S-1レジスタ30は、サプルーチンエントリあるいはサプルーチンリターン位置のいずれかが指示されるとき、タスクマイクロ命令の計算動作の間に与えられたサプルーチンエ信号を記憶するために勤く。もしサプルーチンエ

- 3 2 <del>-</del>

るためシステムに送られる。

# ステージS-2

ステージS-2は、S-2レジスタ40.加算 番42.インクリメンタ/デクリメンタ44およ びマルチプレクサ46を含む。第3因において、 サブルーチンエントリのステージS - 2 の間、 それぞれのタスクに対するリターンアドレスR A z は、加算器 4 2 により現アドレスP A z をオフセット値F z に加算することにより計算される。 この計算されたリターンアドレスR A z は、その

- 3 5 -

レジスタファイル 5 4 . O R ゲート 5 6 およびマルチプレクサ 5 8 を含む。リターンアドレススをリックストレージ 5 0 は、ランダムアクセスメモリは各タストレージを複数のスタックに対して 1 つのストレージを複数のスタックにおいる。 6 2 2 2 7 で 1 2 2 2 で 元されている。 7 2 2 2 で 元されている。 8 2 2 2 で 元 2 4 は 、 8 2 2 2 で 元 2 4 は 、 8 2 2 2 で イレジスタンファイル 5 4 は の スタックレベル プラレジスタングスタに与える。

リターンアドレススタックストレージ 5 0 は、 (サプルーチンエントリのための) 書込みのため あるいは(サプルーチンリターンのための) 読出 しのための各クロック期間中にイネーブルされ得 る。したがって、 E 。 はストレージ 5 0 に対する ライトイネーブルとして働き、かつ R 。 はリード 後、それぞれのタスク番号T』およびエントリ信 号 E z とともにS-2レジスタ40中に記憶され る。さらに、サブルーチンエントリに対して作ら れたエントリ信号Ezによって、インクリメンタ / デクリメンタ 4 4 がポインタ P 。 を 1 だけィン クリメントし、かつまたマルチプレクサ46が-定のPェ値を出力する。これらPェおよびPェ+ 1の値もまたS-2レジスタ40中に記憶される。 . サプルーチンリターンのステージS - 2 中、P 2 、R z および T z のみが存在する。S - 2 中の 動作は、次のようなものである。すなわち、R。 によりインクリメンタ/デクリメンタ44がP. を 1 だけデクリメントするようにされ、またそれ により、マルチプレクサ46が結果であるPュー 1値をR。およびT2とともにS-2レジスタ4 0 中のそれぞれの位置に記憶するため進める。

### ステージS~3

第3 図に示したように、ステージS - 3 は、リターンアドレススタックストレージ 5 0 。 高速アクセスレジスタファイル 5 2 、スタックポインター 3 6 -

イネーブルとして働く。高速アクセスレジスタフ ァイル 5 2 およびスタックポインタレジスタファ イル54は、各クロック期間中異なったレジスタ からの書込みおよび統出しの両者を供給できる。 この組力は、ファイル52および54のために、 サプルーチンステージS-- 1、S-- 2 およびS--3の3つ全部が、たとえば第8回に示したように、 異なったタスクに対する各クロック期間中に実行 され得るよう準備されている。クロック期間中級 出しは常時与えられており、一方書込みはE。あ るいはR。のいずれかによりイネーブルされる。 これは第3数において、ORゲート56のE。+ R」出力をファイル52および54のライトイネ ープル入力に加えることにより実施されている。 Τ. は、リターンアドレススタックストレージδ 0のためのスタックセレクタとして働き、かつ高 速レジスタファイル 5 2 およびスタックポインタ レジスタファイル54の両者のためのライトレジ スタセレクタとして働く。Tiは、ファイル52 および54の両者に対してリードレジスタセレク

- 3 7 -

タとして働く。リターンアドレススタックストレージに対するレベルポインタは、サブルーチンエントリに対する P。またはサブルーチンリターンに対する P。 - 1 である。

サプルーチンエントリのステージS~3の間、 E. は、(S-2中に計算された)リターンアド レスRA。がタスクT。によって選択された特定 のスタック中へ、ポインタP」によって指示され たレベルに書込まれるようにするためにリターン アドレスストレージ50に対するライトイネーブ ルを供給する。このリターンアドレスはまた、フ ァイル52中の下。によって選択された(たとえ は第5回の時間し、を参照されたい)特定の高速 アクセスレジスタにマルチプレクサ58を経て書 込まれる。マルチプレクサ58の動作は次のよう なものである。つまり、サブルーチンエントリ中 (R.が存在しないとき)、マルチプレクサ58 はリターンアドレススタックストレージ50の出 カよりもむしろRA。を通過させる。サブルーチ ンエントリのS-3中もまた、インクリメントさ

- 39 -

z を参照されたい)。またサブルーチンリターンのステージS - 3 の間、デクリメントされたレベルポインタP - - 1 は、T - によって選択されたファイル 5 4 のスタックポインタレジスタ中に書込まれ、ストレージ 5 0 から次の最新のリターンアドレスの読出しを説明するためにレベルポインタ値が開整される。

れたレベルポインタ P · + 1 は、 T · によって選 定されたファイル 5 4 中の特定のスタックポイン タレジスタ中に書込まれる。

サプルーチンリターンのステージS-3の間、 動作は主としては、リターンアドレススタックス トレージ50に書込まれるべきリターンアドレス がないという点で、サブルーチンエントリに対し て実行された動作とは異なる。その代わりとして、 ストレージ50はR。により読出しのためにイネ - ブルされる。そのような場合に、T。はなお、 アクセスされるべきであるストレージ50中のス タックおよびファイル52中のレジスタを選択す る。しかしながら、スタックレベルポインタはタ スクT。に対する次の最新のリターンアドレスを 親出すために(ステージS~2中に1だけデクリ メントされた結果として) P。-1の値を今はも つであろう。そのリターンアドレスは、T。の対 応する高速アクセスレジスタにおける書込みのた めマルチプレクサ58を軽て高速アクセスレジス タファイル 5 2 に進む (たとえば第 6 図の時間し)

-40-

T・によって選択されたスタックポインタレジスタファイル 5 4 の中の特定のレジスタ中のレバルポインタ値のステージS - 3 の間の書込と同時に、同一クロック期間中にステージS - 1に加えられることが理解されるであったれたステージに対するP - 1 を用するためにを誘っていませために対するP - 1 を対けるためになったのになっためになっためになっためになっためになったのになっためになっためになったのであったのになったのになった。

以上の説明は特定の好ましい実施例を記載しているけれども、構造、配置、動作および用の強強がここに関示した発明の内容があることなく可能であるということがある。したがって、この発明は動場の特許の範囲内にあるすべての可能な変更機様を包含しているものとして考えられるべきである。4. 図面の簡単な説明

第1回および第2回は、前述した特許出願中に

開示されたシステムの動作例を示す。第3回は、 この発明に従ったマルチレベルサブルーチン制御 回路の好ましい実施例を示す。第4回は、複数の サブルーチンコールを含む典型的なタスクリステ ィングの一例を示す。第5回は、第4回のタスク の実行中の第3回の実施例の基本動作を示す。第 6 因は、第3 因のサブルーチン制御回路のステー **ツの実行とプロセッサシステムのステージの実行** との間の時間関係を示す。


図において、20はリターンアドレススタック、 22は高速アクセスレジスタ、30,40はレジ スタ、32,46,58はマルチプレクサ、34 はロジック、42は加算器、44はインクリメン タノデクリメンタ、50はリターンアドレススタ ックストレージ、52は高速アクセスレジスタフ イル、54はスタックポインタレジスタファイ ル、56は0尺ゲートである。

パロース・コーポレーション 代理人 (ほか2名)

- 43-



# 図面の浄脅(内容に変更なし)








FIG. 2









FIG. 5



# 手 続 補 正 書 (方式)

昭和 57年 3 月 4 日

特 許 庁 長 官 殿



1. 事件の表示

昭和 57 年特許顧第 6720 号

2. 発明の名称

サブルーチン制御回路およびサブルーチン制御方法

3. 補正をする者

事件との関係

特許出願人

住 所 アメリカ合衆国、ミシガン州、デトロイト パロース・プレイス、(番地なし)

パロース・コーポレーション

代表者 ウオルター・ジェイ・ウイリアムズ

4. 代 理 人

名 称

住 所 大阪市北区天神橋2丁目3番9号 八千代第一ピル 電話 大阪(06)351-6239(代)

氏 名 弁理士(6474) 深 見 久 郎

5. 補正命令の日付

自発補正

6、補正の対象

顕書の 1.発明の名称の欄および図面

7、補正の内容

(2) 漫量で描いた図面を別紙のとおり補充致します。なお、内容についての変更はありません。

以 上